摩爾定律是指IC上可容納的晶體管數(shù)目，約每隔18個(gè)月便會(huì)增加一倍，性能也將提升一倍。摩爾定律是由英特爾 (Intel)名譽(yù)董事長戈登·摩爾（Gordon Moore）經(jīng)過長期觀察發(fā)現(xiàn)于1965年得之。40年中，半導(dǎo)體芯片的集成化趨勢(shì)一如摩爾的預(yù)測(cè)，推動(dòng)了整個(gè)信息技術(shù)產(chǎn)業(yè)的發(fā)展，進(jìn)而給千家萬戶的生活帶來變化。
    毫無疑問，“摩爾定律”對(duì)整個(gè)世界意義深遠(yuǎn)。在回顧40年來半導(dǎo)體芯片業(yè)的進(jìn)展并展望其未來時(shí)，信息技術(shù)專家們說，在今后幾年里，“摩爾定律”可能還會(huì)適用。但隨著晶體管電路逐漸接近性能極限，這一定律終將走到盡頭。“摩爾定律”何時(shí)失效？專家們對(duì)此眾說紛紜。
    英特爾公司將在2月8日-12日于美國舊金山舉行的國際固態(tài)電路會(huì)議（ISSCC）上發(fā)布15篇技術(shù)論文。英特爾高級(jí)院士馬博（Mark Bohr）將受邀出席全體大會(huì)并發(fā)表主題演講。
    馬博將在演講中重點(diǎn)探討即將到來的全新“片上系統(tǒng)（SoC）時(shí)代”，并說明它將如何影響半導(dǎo)體制造商實(shí)現(xiàn)創(chuàng)新方式的根本性轉(zhuǎn)變，以確保摩爾定律在今后十年內(nèi)繼續(xù)保持活力和發(fā)揮作用。
    圍繞這一主題，英特爾將介紹可改善未來片上系統(tǒng)（SoC）性能的數(shù)項(xiàng)關(guān)鍵技術(shù)，包括可集成于未來片上系統(tǒng)（SoC）中、能夠?yàn)橛脩魩�來高性價(jià)比、高能效隨時(shí)隨地?zé)o線聯(lián)網(wǎng)體驗(yàn)的先進(jìn)數(shù)字無線技術(shù)，以及適用于小型移動(dòng)設(shè)備的、可在更低功耗下實(shí)現(xiàn)更逼真應(yīng)用視覺效果的圖形處理技術(shù)。
    英特爾還將主持本次國際固態(tài)電路會(huì)議上超過半數(shù)的微處理器研討會(huì)，并將發(fā)表四篇有關(guān)45納米制程企業(yè)級(jí)處理器、包括其首款8核處理器的技術(shù)論文。
    以下為本次國際固態(tài)電路會(huì)議上英特爾部分技術(shù)論文和報(bào)告的內(nèi)容摘要。
    片上系統(tǒng)將使摩爾定律繼續(xù)發(fā)揮作用
    《SOC領(lǐng)域迎來全新拓展時(shí)代》
    馬博（Mark Bohr） 英特爾公司技術(shù)與制造事業(yè)部高級(jí)院士兼制程架構(gòu)與集成總監(jiān)
    隨著英特爾對(duì)開發(fā)高能效計(jì)算和高移動(dòng)性產(chǎn)品的日益重視，以往采用更小尺寸晶體管構(gòu)建更大型高頻率微處理器內(nèi)核的趨勢(shì)正逐漸走向終結(jié)。馬博將在本次研討會(huì)上討論晶體管開發(fā)與電路設(shè)計(jì)的根本性轉(zhuǎn)變，從而實(shí)現(xiàn)微處理器領(lǐng)域的持續(xù)創(chuàng)新。這一新時(shí)代被稱為“片上系統(tǒng)時(shí)代”，實(shí)現(xiàn)完全性的系統(tǒng)集成將是未來的主要挑戰(zhàn)。英特爾計(jì)劃憑借自身雄厚的芯片設(shè)計(jì)實(shí)力、工廠產(chǎn)能、先進(jìn)的制造技術(shù)和摩爾定律中的經(jīng)濟(jì)優(yōu)勢(shì)，打造一系列高度集成化且能針對(duì)Web應(yīng)用進(jìn)行優(yōu)化的全新專用片上系統(tǒng)（SoC）設(shè)計(jì)與產(chǎn)品。
    創(chuàng)造面向未來片上系統(tǒng)設(shè)計(jì)的數(shù)字無線技術(shù)
    未來的片上系統(tǒng)（SoC）將在芯片內(nèi)集成靈活的無線技術(shù)，從而開創(chuàng)嶄新的移動(dòng)通信時(shí)代。目前為了實(shí)現(xiàn)“隨時(shí)隨地聯(lián)網(wǎng)”，人們需要在平臺(tái)中加入其它無線技術(shù)（如Wi-Fi、WiMax、3G、藍(lán)牙技術(shù)等），這些都會(huì)占用系統(tǒng)空間、消耗電能、影響計(jì)算性能和用戶體驗(yàn)。英特爾研究人員正積極尋求可將更多無線組件集成在芯片內(nèi)的技術(shù)手段，進(jìn)而降低成本、提高性能。英特爾研究人員還將展示三項(xiàng)里程碑式的創(chuàng)新研究設(shè)想，用以實(shí)現(xiàn)數(shù)字無線通信和未來全功能型SoC。
    《一款1.1伏、50毫瓦、2.5Gb/s、7位的45納米制程LP數(shù)字型時(shí)間交叉存取C-2C SAR模數(shù)轉(zhuǎn)換器》
    “A 1.1V 50mW 2.5Gb/s 7b Time-Interleaved C-2C SAR ADC in 45nm LP Digital”
    本文詳細(xì)介紹了60GHz無線領(lǐng)域的一項(xiàng)全新技術(shù)。該項(xiàng)技術(shù)通過將多個(gè)簡單的模數(shù)轉(zhuǎn)換器（SAR ADC）藕合在一起，并同時(shí)向它們分派任務(wù)，從而將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。這種方法的優(yōu)勢(shì)在于：
    數(shù)據(jù)傳輸速率超過5Gb/s，能在10秒鐘內(nèi)完成一部DVD畫質(zhì)電影內(nèi)容的無線傳送。
    業(yè)內(nèi)首款能夠在純CMOS環(huán)境下以2.5Gb/s速率進(jìn)行7位精度解析的模數(shù)轉(zhuǎn)換器，是相同性能水平下數(shù)字無線技術(shù)領(lǐng)域的重大突破。
    能效表現(xiàn)與目前業(yè)內(nèi)一流的模數(shù)轉(zhuǎn)換器相當(dāng)，但精度更高。
    《一款基于45納米CMOS制程的4.75GHz、采用數(shù)字偏頻校正的小數(shù)分頻器》
    “A 4.75GHz Fractional Frequency Divider with Digital Spur Calibration in 45nm CMOS”
    模擬無線信號(hào)處理往往具有先天性效率不足的問題，因此需要通過過濾手段來修正頻譜雜質(zhì)（稱為“頻率不匹配”）。過濾過程之所以必要，是因?yàn)榧儽緳C(jī)振蕩器（LO）信號(hào)對(duì)于實(shí)現(xiàn)良好的靈敏度和穩(wěn)定的數(shù)據(jù)傳輸具有重要意義。以前的過濾方法需要用到許多感應(yīng)器，這不僅占用空間、消耗能源，還會(huì)增加成本。本文在業(yè)內(nèi)率先提出了如何通過數(shù)字技術(shù)實(shí)施所需的壓控振蕩器（VCO）頻率變換，并實(shí)現(xiàn)高LO純度所需的電路校準(zhǔn)。這種數(shù)字技術(shù)的優(yōu)勢(shì)在于：
    減少所需的組件數(shù)量，進(jìn)而縮小芯片尺寸。
    采用創(chuàng)新技術(shù)，利用45納米CMOS制程中門延遲的先天性可變特點(diǎn)來測(cè)量和校準(zhǔn)不匹配問題。
    《一種基于32納米CMOS制程、帶寄生電阻補(bǔ)償且基于ΔΣ的1.05伏、1.6毫瓦、0.45°C、3σ解析度的溫度傳感器》
    “A 1.05V 1.6mW 0.45°C 3σ-Resolution ΔΣ-Based Temperature Sensor with Parasitic-Resistance Compensation in 32nm CMOS”
    本文介紹了業(yè)內(nèi)首個(gè)面向高-k金屬柵極數(shù)字式32納米CMOS制程微處理器應(yīng)用的溫度傳感器。其多個(gè)遙感器被用于測(cè)量整個(gè)多核芯片的溫度。處理器控制單元可與這些傳感器協(xié)同工作，為較高層次的軟件組件提供精確的溫度信息，以協(xié)助其完成一系列管理和優(yōu)化任務(wù)。在多核計(jì)算時(shí)代，散熱/功耗管理是決定平臺(tái)性能和能效的關(guān)鍵。這項(xiàng)技術(shù)成果的優(yōu)勢(shì)在于：
    可改善微處理器的電源管理能力。
    在確�？煽啃缘那疤嵯�，最大限度提高微處理器性能。
    通過多點(diǎn)熱點(diǎn)溫度測(cè)量來實(shí)現(xiàn)負(fù)載平衡，以限制泄漏。
    維持較低的運(yùn)行壓力，以延長處理器組件的壽命。
    采用多個(gè)傳感器，實(shí)現(xiàn)更精準(zhǔn)的識(shí)別和干涉。
    為小型移動(dòng)設(shè)備提供更好的圖形支持
    為了進(jìn)一步提高移動(dòng)設(shè)備上多媒體、圖形、信號(hào)處理等最消耗計(jì)算性能和能源的應(yīng)用操作的能效表現(xiàn)， SIMD計(jì)算至關(guān)重要。SIMD是指用單一指令來處理多個(gè)數(shù)據(jù)元素（如圖像中的全部像素）。隨著設(shè)備尺寸逐漸縮小和應(yīng)用視覺效果日趨增強(qiáng)，人們需要更先進(jìn)的技術(shù)，在降低能耗的同時(shí)完成更多的SIMD處理。當(dāng)前SIMD加速電路的泄漏電流較高、電源管理能力有限，同時(shí)也無法很好地?cái)U(kuò)展至較低電壓。
    《一款基于45納米CMOS制程的 300毫伏、494GOPS/W且可重新配置的雙電源4路SIMD向量處理加速器》
    “A 300mV 494GOPS/W Reconfigurable Dual-Supply 4-Way SIMD Vector Processing Accelerator in 45nm CMOS”
    本文將展示一款能夠?yàn)槿魏纹脚_(tái)（尤其是筆記本電腦、MID和其它小型設(shè)備）提供更豐富的多媒體內(nèi)容和更逼真的視覺效果的45納米制程原型SIMD加速器芯片。這項(xiàng)新技術(shù)能夠?qū)崿F(xiàn)：
    在標(biāo)準(zhǔn)電壓下提供超出目前產(chǎn)品10倍的能效表現(xiàn)。
    其電路還能平滑擴(kuò)展至超低壓（從1.3伏降至230毫伏）。
    將電壓降至300毫伏后，芯片能效可進(jìn)一步提高8倍。
    業(yè)內(nèi)領(lǐng)先的45納米制程企業(yè)級(jí)處理器
    《45納米制程8核企業(yè)級(jí)至強(qiáng)?處理器》
    “A 45nm 8-Core Enterprise Xeon? Processor”
    8核16線程企業(yè)級(jí)至強(qiáng)?處理器內(nèi)含23億個(gè)晶體管，均采用9層金屬的 45納米CMOS制造工藝。
    I/O鏈路使用每通道TX和RX補(bǔ)償機(jī)制，使運(yùn)行速度最高可達(dá)6.4GT/s。
    《45納米制程IA處理器系列》
    “A Family of 45nm IA Processors”
    下一代IA處理器系列，基于45納米高-k金屬柵極CMOS制造工藝，擁有最多達(dá)8個(gè)內(nèi)核、強(qiáng)化的酷睿?微架構(gòu)、三級(jí)緩存和2路SMT。
    該系列擁有一致性的點(diǎn)到點(diǎn)鏈路并且集成了內(nèi)存控制器、電源管理微控制器和門控電源晶體管。
    《四核安騰?處理器上的動(dòng)態(tài)頻率轉(zhuǎn)換時(shí)鐘系統(tǒng)》
    “Dynamic Frequency-Switching Clock System on A Quad-Core Itanium? Processor”
    下一代英特爾?安騰處理器，代號(hào)“Tukwila”，集成了四個(gè)內(nèi)核和一個(gè)系統(tǒng)接口，該接口包含六個(gè)英特爾QuickPath? Interconnect通道和四個(gè)內(nèi)存互聯(lián)通道。
    其700 mm2核心尺寸和高度集成在能耗和變動(dòng)補(bǔ)償方面給時(shí)鐘系統(tǒng)設(shè)計(jì)帶來了挑戰(zhàn)。
    本論文針對(duì)的正是這些挑戰(zhàn)，并解釋了電壓-頻率管理解決方案如何優(yōu)化處理器的能耗和散熱層。
    《使用45納米制程6核至強(qiáng)?處理器實(shí)現(xiàn)每分鐘100萬次TPCC》
    “Over 1 Million TPCC with a 45nm 6-Core Xeon? CPU”
    一個(gè)單片式6核至強(qiáng)?處理器通過采用9層金屬的45納米CMOS制造工藝集成了19億個(gè)晶體管，并且包含9MB二級(jí)緩存和16MB三級(jí)緩存，在8插槽配置下的TPCC值超過每分鐘100萬次交易。
    其FSB I/O電路位于芯片中心，可以降低I/O延遲。