全面了解PCI Express總線技術(shù)

作者：佚名文章來源：不詳點擊數(shù)：更新時間：2011/6/14

核心提示：

1. PCI Express總線的起源和現(xiàn)狀

2001年春季的IDF上Intel正式公布PCI Express，是取代PCI總線的第三代I\O技術(shù)，也稱為3GIO。該總線的規(guī)范由Intel支持的AWG（Arapahoe Working Group）負責(zé)制定。2002 年4月17日，AWG正式宣布3GIO 1.0規(guī)范草稿制定完畢，并移交PCI-SIG進行審核。開始的時候大家都以為它會被命名為Serial PCI（受到串行ATA的影響），但最后卻被正式命名為PCI Express。2006年正式推出Spec2.0（2.0規(guī)范）。

PCI Express總線技術(shù)的演進過程，實際上是計算系統(tǒng)I\O接口速率演進的過程。PCI總線是一種33MHz@32bit或者66MHz@64bit的并行總線，總線帶寬為133MB/s到最大533MB/s，連接在PCI總線上的所有設(shè)備共享133MB/s～533MB/s帶寬。這種總線用來應(yīng)付聲卡、10/100M網(wǎng)卡以及USB 1.1等網(wǎng)絡(luò)接口基本不成問題。隨著計算機和通信技術(shù)的進一步發(fā)展，新一代的I\O接口大量涌現(xiàn)，比如千兆（GE）、萬兆（10GE）的以太網(wǎng)技術(shù)、4G/8G的FC技術(shù)，使得PCI總線的帶寬已經(jīng)無力應(yīng)付計算系統(tǒng)內(nèi)部大量高帶寬并行讀寫的要求，PCI總線也成為系統(tǒng)性能提升的瓶頸，于是就出現(xiàn)了PCI Express總線。PCI Express總線技術(shù)在當(dāng)今新一代的存儲系統(tǒng)已經(jīng)普遍的應(yīng)用。PCI Express總線能夠提供極高的帶寬，來滿足系統(tǒng)的需求。如下表所示：

表1：現(xiàn)行PCI Express總線2.0標(biāo)準(zhǔn)的帶寬

目前，PCI-E 3.0規(guī)范也已經(jīng)確定，其編碼數(shù)據(jù)速率，比同等情況下的PCI-E 2.0規(guī)范提高了一倍，X32端口的雙向速率高達320Gbps。

2. PCI Express總線的起源和現(xiàn)狀

PCI總線的最大優(yōu)點是總線結(jié)構(gòu)簡單、成本低、設(shè)計簡單，但是缺點也比較明顯：

1) 并行總線無法連接太多設(shè)備，總線擴展性比較差，線間干擾將導(dǎo)致系統(tǒng)無法正常工作；

2) 當(dāng)連接多個設(shè)備時，總線有效帶寬將大幅降低，傳輸速率變慢；

3) 為了降低成本和盡可能減少相互間的干擾，需要減少總線帶寬，或者地址總線和數(shù)據(jù)總線采用復(fù)用方式設(shè)計，這樣降低了帶寬利用率。

PCI Express總線是為將來的計算機和通訊平臺定義的一種高性能，通用I\O互連總線。與PCI總線相比，PCI Express總線主要有下面的技術(shù)優(yōu)勢：

1) 是串行總線，進行點對點傳輸，每個傳輸通道獨享帶寬。

2) PCI Express總線支持雙向傳輸模式和數(shù)據(jù)分通道傳輸模式。其中數(shù)據(jù)分通道傳輸模式即PCI Express總線的x1、x2、x4、x8、x12、x16和x32多通道連接，x1單向傳輸帶寬即可達到250MB/s，雙向傳輸帶寬更能夠達到500MB/s，這個已經(jīng)不是普通PCI總線所能夠相比的了。具體配置可以參照表1。

3) PCI Express總線充分利用先進的點到點互連、基于交換的技術(shù)、基于包的協(xié)議來實現(xiàn)新的總線性能和特征。電源管理、服務(wù)質(zhì)量（QoS）、熱插拔支持、數(shù)據(jù)完整性、錯誤處理機制等也是PCI Express總線所支持的高級特征。

4) 與PCI總線良好的繼承性，可以保持軟件的繼承和可靠性。PCI Express總線關(guān)鍵的PCI特征，比如應(yīng)用模型、存儲結(jié)構(gòu)、軟件接口等與傳統(tǒng)PCI總線保持一致，但是并行的PCI總線被一種具有高度擴展性的、完全串行的總線所替代。

5) PCI Express總線充分利用先進的點到點互連，降低了系統(tǒng)硬件平臺設(shè)計的復(fù)雜性和難度，從而大大降低了系統(tǒng)的開發(fā)制造設(shè)計成本，極大地提高系統(tǒng)的性價比和健壯性。從下面表格可以看出，系統(tǒng)總線帶寬提高同時，減少了硬件PIN的數(shù)量，硬件的成本直接下降。